Cadence Allegro中文版是一款功能強(qiáng)大的PCB電路設(shè)計(jì)工具。Cadence Allegro官方版為用戶(hù)提供了幾乎所有的電子設(shè)計(jì)流程，擁有高速、高密度、多層的復(fù)雜PCB設(shè)計(jì)布線功能。通過(guò)Cadence Allegro軟件用戶(hù)可以進(jìn)行參數(shù)掃描分析和統(tǒng)計(jì)分析，提高了原理圖設(shè)計(jì)效率。

Cadence Allegro軟件介紹

Cadence公司的電子設(shè)計(jì)自動(dòng)化產(chǎn)品涵蓋了電子設(shè)計(jì)的整個(gè)流程，包括系統(tǒng)級(jí)設(shè)計(jì)，功能驗(yàn)證，IC綜合及布局布線，模擬、混合信號(hào)及射頻IC設(shè)計(jì)，全定制集成電路設(shè)計(jì)，IC物理驗(yàn)證，PCB設(shè)計(jì)和硬件仿真建模等。同時(shí)，Cadence公司還提供設(shè)計(jì)方法學(xué)服務(wù)，幫助客戶(hù)優(yōu)化其設(shè)計(jì)流程;提供設(shè)計(jì)外包服務(wù)，協(xié)助客戶(hù)進(jìn)入新的市場(chǎng)領(lǐng)域。自1991年以來(lái)，該公司已連續(xù)在國(guó)際EDA市場(chǎng)中銷(xiāo)售業(yè)績(jī)穩(wěn)居第一。全球知名半導(dǎo)體與電子系統(tǒng)公司均將Cadence軟件作為其全球設(shè)計(jì)的標(biāo)準(zhǔn)。

Cadence Allegro新增功能

一、設(shè)計(jì)差異比對(duì)

當(dāng)兩份電路圖有所差異時(shí),透過(guò) Capture Compare Design 功能可以選擇對(duì)電路圖資料夾或是電路圖圖紙頁(yè)面做差異比對(duì),比對(duì)結(jié)果可查看電路圖邏輯或是圖形的差異。

在 Capture 命列選單中,選擇 Tools Compare Designs 功能選單來(lái)進(jìn)行電路圖的差異比對(duì)。

二、高級(jí)零件標(biāo)號(hào)編排功能(Advanced Annotation)

在Capture 中新增了高級(jí)零件標(biāo)號(hào)編排的功能,在這個(gè)功能中,你可以針對(duì)不同電路圖圖紙頁(yè)面設(shè)定不同的零件序號(hào)起始值,同時(shí)也可以針對(duì)同一頁(yè)電路圖圖紙不同零件設(shè)定不同的起始序號(hào)。

三、新增個(gè)人工作環(huán)境設(shè)定

OrCAD Capture現(xiàn)在對(duì)使用者環(huán)境設(shè)定,有更加高級(jí)的設(shè)定界面,使用功能選單中的 Option Preference More Preference 進(jìn)入設(shè)定界面。在新的 Extended Preferences Setup 中,可以針對(duì)以下環(huán)境做高級(jí)設(shè)定:

1、命令窗口(Command Shell)

2、設(shè)計(jì)及零件庫(kù)(Design and Libraries)

3、設(shè)計(jì)緩存(Design Cache)

4、設(shè)計(jì)規(guī)則檢查(DRC)

5、OrCAD Capture CIS (CIS)

6、網(wǎng)絡(luò)群組(NetGroup)

7、網(wǎng)表(NetList)

8、電路圖(Schematic)

四、范例設(shè)計(jì)瀏覽

在 Cadence 17.2-2016軟件安裝目錄中,整合并提供了 150 個(gè)以上的范例檔案讓使用者可以快速了解及學(xué)習(xí) OrCAD Capture、OrCAD Capture CIS 以及 OrCAD Capture–OrCAD PSpice 設(shè)計(jì)流程的設(shè)計(jì)。在 OrCAD Capture 17.2-2016 中,可以簡(jiǎn)單地透過(guò) File – Open – Demo Design 的功能選單開(kāi)啟內(nèi)建范例檔案。

五、檔案格式的輸出與輸入

OrCAD Capture 使用File – Export – Design XML 或 Library XML 指令以及File –Import –Design XML 或Library XML 指令,可以透過(guò)程式安裝目錄中toolscapturetclscriptscapdbdsn.xd、olb.xd 程式將電路圖、零件庫(kù)輸出為XML 格式,以及將XML 格式重新載入成為標(biāo)準(zhǔn)電路圖、零件庫(kù)。

六、Intel Schematic Export Format (ISCF)格式輸出

OrCAD Capture 可以使用 File –> Export –> ISCF 介面針對(duì)電路圖零件、管腳屬性與接地信號(hào)輸出 Intel Schematic Export Format (ISCF) 格式。此格式可以通過(guò)用戶(hù)界面設(shè)定零件或零件管腳屬性的輸出,輸出后這些設(shè)定將被存檔于 Caputre.ini 檔案中以便下次使用不需重新設(shè)定。

Cadence Allegro使用技巧

1、regular pad 、anti-pad 和thermal pad的區(qū)別

a：真實(shí)焊盤(pán)大小、帶隔離大小焊盤(pán)、花焊盤(pán)

2、怎么做方形(或其他非圓形)負(fù)片熱汗盤(pán)?

a：做一個(gè)方形(或其他非圓形)的shape symbol，然后再在做pad時(shí)將shape symbol賦給flash～～

3、想移動(dòng)元件的某一個(gè)pin ， 請(qǐng)問(wèn)該如何做。用move 命令， 總提示symbol or drawing must have unfixed_pins property。

a: edit -> properties 選中要move pin的元件的 symbols，增加 unfixed_pins 屬性即可。

4、how can i get rid of the "dynamic length" dialogue box?

a: setup -> user preferences editor ->etch>allegro_etch_length_on

5、請(qǐng)問(wèn)如何將以刪除的pin number及silkscreen還原??

a：刪除此零件,再重新導(dǎo)入~~~或可以直接update 零件也可以

6、從orcad導(dǎo)入后，place->quickplace，但是出來(lái)的元件上面很多絲橫，就和鋪銅一樣，怎么回事?

a：把package geometry 的 place_bound_top 勾掉即可.

Cadence Allegro更新日志

1：全新界面，清爽，簡(jiǎn)單，高效

2：性能越來(lái)越好

特別說(shuō)明：

百度網(wǎng)盤(pán)提取碼：hsdt